Ein End-TI integrierte Schaltungen 12-BIT TMS320F2812ZAYA

Elektronische Bauelemente Texas Instruments /TI TMS320F2812ZAYA ICs

Eigenschaften für das TMS320F2812

• Leistungsstarke statische CMOS-Technologie
  • 150 MHZ (Zeit des Zyklus 6.67-ns)
  • Niederleistungs (Kern 1.8-V bei 135 MHZ, 1.9-V Kern bei 150 MHZ, Input/Output 3.3-V) Entwurf
• JTAG-Grenzscan-Unterstützung
  • IEEE-Standard 1149.1-1990 IEEEstandardtest-Zugangs-Hafen und Grenze-Scan-Architektur
• Leistungsstarke 32-Bit-CPU (TMS320C28x)
  • 16 × 16 und 32 × 32 MAC-Operationen
  • 16 × 16 Doppel-MAC
  • Harvard-Busarchitektur
  • Atomoperationen
  • Schnelle Unterbrechungsantwort und -verarbeitung
  • Vereinheitlichtes Gedächtnisprogrammierungsmodell
  • 4M lineares Programm/Datenadreßreichweite
  • Code-leistungsfähig (in C/C++ und in der Versammlung)
  • TMS320F24x-/IF240xprozessorquellcode kompatibel
• Auf-Chipgedächtnis
  • Bis zu 128K × 16 Blitz (vier × 16K 16 8K × 16 und sechs Sektoren)
  • 1K × 16 OTP ROM
  • L0 und L1: 2 Blöcke 4K × 16 jeder Einzel-Zugang RAM (SARAM)
  • H0: 1 Block 8K × 16 SARAM
  • M0 und M1: 2 Blöcke × 1K 16 jede SARAM
• Stiefel ROM (4K × 16)
  • Mit Software-Stiefelmodi
  • Standardmathetabellen
• Externe Schnittstelle (F2812)
  • Über 1M × 16 Gesamtgedächtnis
  • Programmierbare Wartezustände
  • Programmierbares Lese-Schreibröhrenblitz-TIMING
  • Drei einzelne Signalsteuerungen eines Bausteins
• Endianness: Wenig endian
• Uhr und Systemsteuerung
  • Auf-Chiposzillator
  • Zeitüberwachungsmodul
• Drei externe Unterbrechungen
• Zusatzblock der unterbrechungs-Expansion (TORTE), der 45 Zusatzunterbrechungen stützt
• Drei 32-Bit-CPU-Timer
• Schlüssel/Verschluss der Sicherheit 128-bit
  • Schützt flash/OTP und L0/L1 SARAM
  • Verhindert Mikroprogrammaufstellungsrück-technik
• Motorsteuerungsperipherie
  • Zwei Ereignis-Manager (EVA, EVB)
  • Kompatibel zu den Geräten 240xA
• Peripherie der seriellen Schnittstelle
  • Serienzusatzschnittstelle (SPI)
  • Zwei Serienkommunikationsschnittstellen (SCIs), Standard-UART
  • Erhöhter Kontrolleur Area Network (eCAN)
  • Abgedämpfte Mehrkanalserielle Schnittstelle (McBSP)
• 12-bit ADC, 16 Kanäle
  • 2 × 8 Kanal-Inputmehrfachkoppler
  • Probe-und-Griff zwei
  • Einzelne/simultane Umwandlungen
  • Schneller Umrechnungssatz: 80 ns/12.5 MSPS
• Bis 56 universelle Stifte Inputs/Output (GPIO)
• Moderne Emulationseigenschaften
  • Analyse- und Bruchstellenfunktionen
  • Realzeit prüfen über Hardware aus
• Entwicklungswerkzeuge schließen ein
  • Compiler/Versammlungsteilnehmer/Verknüpfungsprogramm ANSI C/C++
  • Code-Komponist-Studio-™ IDE
  • DSP/BIOS™
  • JTAG-Scan-Prüfer
    • IEEE-Standard 1149.1-1990 IEEEstandardtest-Zugangs-Hafen und Grenze-Scan-Architektur
• Niederleistungsmodi und Energieeinsparungen
  • UNTÄTIG, BEREITSCHAFTS, stützten sich HALT-Modi
  • Sperren Sie einzelne Zusatzuhren
• Paketwahlen
  • 179-ball MicroStar BGA™ mit externer Gedächtnisschnittstelle (GHH, ZHH) (F2812)
  • 176-pin flaches Viererkabel Flatpack (LQFP) mit externer Gedächtnisschnittstelle (PGF) (F2812)
  • 128-pin LQFP ohne externe Gedächtnisschnittstelle (PBK) (F2810, F2811)
• Temperaturwahlen
  • : – 40°C zu 85°C (GHH, ZHH, PGF, PBK)
  • S: – 40°C zu 125°C (GHH, ZHH, PGF, PBK)
  • Q: – 40°C zu 125°C (PGF, PBK) (Qualifikation AEC-Q100 für Automobilanwendungen)